04792346 DATA TRANSFER SYSTEM

PUB. NO.:

PUBLISHED:

07-084946 March 31, 1995 (199509)
DOI TOSHIO

INVENTOR(s):

HAYASHI TAKEH SAEMA

NAKANO TETSUO

APPLICANT(s): HITACHI LTD [000510] (A Japanese Company or Corporation), JP

APPL. NO.:

05-232827 [JP 93232827]

FILED:

September 20, 1993 (19930920)

INTL CLASS:

[6] G06F-013/42

JAPIO CLASS: 45.2 (INFORMATION PROCESSING -- Memory Units)

JAPIO KEYWORD: R129 (ELECTRONIC MATERIALS -- Super High Density Integrated

Circuits, LSI & GS

ABSTRACT

PURPOSE: To always conduct latching at an optimum position by detecting the deviation of clock timing from the optimum position at both the operation start time and the normal operation time of a device, and using and feeding it back to a clock generation part.

CONSTITUTION: A timing error detection part 106 is enabled to detect the deviation of the clock timing from the optimum position at both the operation start time and the normal operation time of the device, and the deviation is used and fed back to the clock generation part 107 to optimize the clock timing. Namely, variance in delay time due to manufacture variance among LSIs, substrates, etc., is absorbed by setting the timing of a clock to the optimum position at the start of the operation of the device. Variation in delay time due to variation in the temperature and voltage in the normal operation is absorbed by detecting the deviation of the clock timing from the optimum time in the normal operation and correcting the timing deviation.

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平7-84946

(43)公開日 平成7年(1995) 3月31日

(51) Int.CL*
G 0 6 F 13/42

識別記号 庁内整理番号 3 4 0 A 8944-5B

FΙ

技術表示箇所

審査請求 未請求 請求項の数10 OL (全 13 頁)


(21)出願番号	特顧平5-232827	(71)出額人	
(22)出顧日	平成5年(1993)9月20日	(70) 99 HII de	株式会社日立製作所 東京都千代田区神田駿河台四丁目 6 番地
		(72)発明者	土井 俊雄 東京都国分寺市東茲ケ镇1丁目280番地 株式会社日立製作所中央研究所内
		(72)発明者	林 刚 久 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内
		(72)発明者	中野 哲夫 東京都青梅市今井2326番地 株式会社日立 製作所デパイス開発センタ内
		(74)代理人	弁理士 小川 勝男

(54) 【発明の名称】 データ転送方式

(57)【要約】

【目的】 LSI間でデータ転送をする際にラッチのクロックタイミングの最適位置からのずれを検出し、タイミングを修正することにより常に最適位置でラッチすることを可能とする。

【構成】 装置の動作開始時及び通常動作時の両方でクロッタイミングの最適位置からのずれをタイミング誤差検出部106で検出可能とし、これを用いてクロック生成部107にフィードバックをかけることにより、クロックタイミングの最適化を行う。



【特許請求の範囲】

【請求項1】基準クロック信号を供給する基準クロック 発生手段と、上記基準クロック信号に基づき、送信する データをラッチする第1のラッチを含む第1の装置と、 上記基準クロック信号に基づき、上記第1の装置から送 信されたデータを装置内部で発生したサンプリングクロ ックにてラッチする第2のラッチを含む第2の装置とを 備え、上記第1の装置と上記第2の装置との間のデータ 転送を、上記第1及び第2のラッチ間の伝播遅延時間よ り短く設定されたサイクルタイムで行うシステムであっ

初期設定動作時に、上記第1の装置から特定のデータを 送信し、送信された特定のデータを用いて上記第2の装 置の上記第2のラッチのサンプリングクロック発生に関 わる設定を行う手段を上記第2の装置に設けたことを特 徴とするデータ転送方式。

【請求項2】請求項1記載において、初期設定動作時 に、上記第1の装置から送信する特定のデータの周期を 上記サイクルタイムより長く設定したことを特徴とする データ転送方式。

【請求項3】請求項1記載において、初期設定動作時 に、上記基準クロック発生手段から上記第1の装置に供 給する基準クロック信号と、上記基準クロック発生手段 から上記第2の装置に供給する基準クロック信号とが異 なることを特徴とするデータ転送方式。

【請求項4】基準クロック信号を供給する基準クロック 発生手段と、上記基準クロック信号に基づき、送信する データをラッチする第1のラッチを含む第1の装置と、 上記基準クロック信号に基づき、上記第1の装置から送 信されたデータを装置内部で発生したサンプリングクロ 30 ックにてラッチする第2のラッチを含む第2の装置とを 備え、上記第1の装置と上記第2の装置との間のデータ 転送を、上記第1及び第2のラッチ間の伝播遅延時間よ り短く設定されたサイクルタイムで行うシステムであっ

通常動作時に、上記第1の装置から送信され上記第2の 装置の第2のラッチが受信したデータに基づいて、上記 第2のラッチのサンプリングクロックの最適点からの誤 差を検出し、検出した誤差を用いて上記第2のラッチの サンプリングクロック発生に関わる設定を変更する手段 40 を上記第2の装置に設けたことを特徴とするデータ転送 方式.

【請求項5】基準クロック信号を供給する基準クロック 発生手段と、上記基準クロック信号に基づき、送信する データをラッチする第1のラッチを含む第1の装置と、 送信されたデータを転送するデータ転送路と、上記基準 クロック信号に基づき、受信したデータを装置内部で発 生したサンプリングクロックにてラッチする第2のラッ チを含む第2の装置とを備え、上記第1の装置と上記第 2の装置との間のデータ転送を、上記第1及び第2のラ 50 カラッチが取り込んだデータに基づいて上記データ入力

ッチ間の伝播遅延時間より短く設定されたサイクルタイ ムで行うシステムであって、

上記第1の装置及び上記第2の装置に制御信号を供給す る制御手段を備え、

上記第1の装置は、上記制御信号による初期設定動作時 に、特定のデータを供給するための調整信号発生手段を 備え、

上記第2の装置は、初期設定動作時には上記第2のラッ チが受信した上記特定データに基づいて、通常動作時に は上記第2のラッチが受信した通常動作のデータに基づ いて上記第2のラッチのサンプリングクロックの最適点 からの誤差を検出するタイミング誤差調整手段と、上記 制御信号による初期設定動作時または通常設定時に、検 出した誤差を用いて上記第2のラッチのサンプリングク ロックを調整するクロック生成手段を備えたことを特徴 とするデータ転送方式。

【請求項6】請求項5記載において、初期設定動作時 に、上記第1の装置から送信する特定のデータの周期を 上記サイクルタイムより長く設定したことを特徴とする 20 データ転送方式。

【請求項7】請求項5記載において、初期設定動作時 に、上記基準クロック発生手段から上記第1の装置に供 給する基準クロック信号と、上記基準クロック発生手段 から上記第2の装置に供給する基準クロック信号とが異 なることを特徴とするデータ転送方式。

【請求項8】請求項5記載において、上記第2の装置に おけるサンプリングクロックの調整のためのフィードバ ックループの時定数が、初期設定動作時と通常動作時と で異なることを特徴とするデータ転送方式。

【請求項9】メモリチップと、上記メモリチップにアド レスを出力するためのアドレス出力ラッチと上記メモリ チップから読みだしたデータを取り込むためのデータ入 カラッチを含むプロセッサチップとを備え、上記プロセ ッサチップのアドレス出力のサイクルタイムは上記アド レス出力ラッチがアドレスを出力してから上記データ入 カラッチがデータを取り込むまでの時間より短く設定さ れたシステムであって、 初期設定動作時に上記メモリ チップに特定のデータを書き込み、引き続いてこれを読 み出すことにより上記データ入力ラッチのサンプリング クロック発生に関わる上記プロセッサチップ内の設定を 行う手段を備えたことを特徴とするデータ転送方式。

【請求項10】メモリチップと、上記メモリチップにア ドレスを出力するためのアドレス出力ラッチと上記メモ リチップから読みだしたデータを取り込むためのデータ 入力ラッチを含みプロセッサチップとを備え、上記プロ セッサチップのアドレス出力のサイクルタイムは上記ア ドレス出力ラッチがアドレスを出力してから上記データ 入力ラッチがデータを取り込むまでの時間より短く設定 されたシステムであって、 通常動作時に上記データ入 3

ラッチのサンプリングクロックの最適点からの誤差を検 出し、これを用いて上記データ入力ラッチのサンプリン グクロック発生に関わる上記プロセッサチップ内の設定 を変更する手段を備えたことを特徴とするデータ転送方 式。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は高速LSIシステムに係 り、特にメモリ制御、入出力制御等の機能を持つ周辺に 【やメモリチップ等を外付けしたコンピュータ用プロセ ッサLSIシステムの高速のデータ転送方式に係る。 [0002]

【従来の技術】高性能コンピュータを実現するにはプロ セッサLSIの高速化とともにコンピュータを構成するLSI 間のデータ転送高速化が重要である。この転送高速化の 技術の一つとして、転送遅延時間より短いサイクルでデ ータを送るという方法が知られている。例えば特開昭62 -204359「同期式データ転送方式」では上記転送方式を 実現するためのクロック信号生成方法が開示されてい る. また特開平2-226316「半導体装置」では別のクロッ 20 ク信号生成方法が開示されている。なお同様の目的の他 の公知例としては特開昭62-263561、特開昭63-68959、 特開平2-201567、特開平3-257650、特開平4-84354等が 挙げられる。

[00031

【発明が解決しようとする課題】―般に伝播遅延時間ば らつきの要因は、(1)LSIや基板、コネクタ等の部品の性 能ばらつきに起因する装置毎のばらつき、(2)装置の動 作中にLSI内の温度、周囲温度や電源電圧等の動作環境 が変動することに起因する遅延時間の時間的変動。の2 30 種類に分類でき、伝播遅延時間ばらつきの量は両者の合 計となる.

【0004】特開昭62-204359の例ではクロック信号の タイミングが固定されているためLSI、基板等の製造ば らつきや温度、電圧変動に伴う遅延時間の変化により動 作マージンが減少し、場合によっては誤動作のおそれが ある。誤動作を避けるためにはこれらの変動分を見込ん だ設計を行う必要があり、動作マージン確保のために動 作周波数を下げる等の対策が必要であるが、これは性能 の低下を招く場合がある。一方、特開平2-226316の例で 40 はクロック信号のタイミングの適否を判定する手段を持 ち、これにより装置毎のばらつきを吸収しているが、タ イミングの判定のためには特殊なデータパターンを転送 する必要があるため通常動作時には適用できず、動作中 の温度、電圧変動に伴うばらつきを吸収することは困難 である。

【0005】本発明の目的は、伝播遅延時間がばらつく 要因である、(1)装置毎のばらつき、(2)装置の動作中の 変動の要因、に対応してクロックタイミングの最適化を 行なうことにある。

[0006]

【課題を解決するための手段】上記課題を解決するため 本発明では装置の動作開始時及び通常動作時の両方でク ロックタイミングの最適位置からのずれを検出可能と し、これを用いてクロック生成部にフィードバックをか けることにより、クロックタイミングの最適化を行う。 [0007]

4

【作用】LSI、基板等の製造ばらつきに起因する遅延時 間ばらつきに対しては、装置の動作開始時にクロックの タイミングを最適位置とすることにより吸収する。また 通常動作中の温度、電圧変動に伴う遅延時間変動に対し ては、通常動作時にクロックタイミングの最適位置から のずれを検出し、タイミングを修正することにより吸収 する. 前者で製造ばらつきに起因するタイミングのずれ を吸収することにより製品の歩留り向上および製造時の 無調整化を図ることができるので、製造コストを低減で きる. また後者で動作中の変動に伴うタイミングのずれ を吸収できるので従来の技術に比較して動作マージンを 減らした設計が可能となり、マージン確保のため動作周 波数を下げる必要がなく高速化を図ることができる。 [0008]

【実施例】以下、本発明の実施例を説明する。図1は本 発明をLSIチップ間のデータ転送に適用した例であり、 101はデータ送信チップ 102はデータ受信チッ プ、103はデータ転送線路、104はデータ出力ラッ チ、105はデータ受信ラッチ、106はタイミング誤 差検出部、107はクロック生成部、108は基準クロ ック発生部、109は制御部、110はデータ送信部、 111はセレクタ、112は調整信号発生部、113は データ受信部、114は出力バッファ回路、115は入 カバッファ回路、116はデータ出力ラッチ104の出 力端子、117はデータ受信ラッチ105の入力端子、 118はデータ受信ラッチ105のクロック入力端子、 119は基準クロック発生部108のデータ送信チップ 101への出力端子、120は基準クロック発生部10 8のデータ受信チップ102への出力端子、121はセ レクタ111のデータ出力ラッチ104への出力端子、 122はデータ受信ラッチ105の出力端子、123は タイミング誤差検出部106の誤差検出信号である。

【0009】図1の実施例において通常動作ではデータ 送信チップ101内部のデータ送信部110からデータ 受信チップ102内部のデータ受信部113へのデータ 転送を行うが、その経路は次の通りである。 まずセレク タ111でデータ送信部110を選択し、データは出力 端子121を通ってデータ出力ラッチ104に入力され る。データ出力ラッチ104では出力端子119から入 力されるクロック信号に従って信号をラッチし出力端子 116に出力する。出力端子116の信号は出力バッフ ァ回路114を介してデータ転送線路103に出力さ

50 れ、入力バッファ回路115に到達する。信号は入力バ

5

ッファ回路115でバッファリングされ入力端子117を通ってデータ受信ラッチ105に入力される。入力端子117の信号はデータ受信ラッチ105でクロック入力端子118のクロック信号に従いサンプリングされ出力端子122を介してデータ受信部113に届く。

【0010】また図2は図1と対比されるべき従来例を示したものであり、101、102、103、104、105、108、110、113、114、115、116、117、118、119、120は図1中の同一番号の物に対応し、801は遅延回路である。図2の例では図1と同様にデータ送信チップ101内部のデータ送信部110からデータ受信チップ102内部のデータ受信部113へのデータ転送を行う。

【0011】図3は図2の動作波形の一例を示したものであり、119、116、117、118は図3中の同一番号箇所での波形を示している。またT201はクロック周期、T202は遅延回路801の伝播遅延時間、T203はラッチ105のセットアップ時間、T204*

*はデータ受信ラッチ105のホールド時間である。T205はデータ送信ラッチ104-データ受信ラッチ105間の伝播遅延時間の最小値、T206はデータ送信ラッチ104-105データ受信ラッチ間の伝播遅延時間の最大値である。データ受信ラッチ105のクロック入力端子118のクロック信号をT202だけ遅延させることにより生成する。上記伝播遅延時間がT205の場合、入力端子117の信号波形は図3の117(a)となる。また上記伝播遅延時間がT206の場合、入力端子117の信号波形は117(b)となる。従って上記伝播遅延時間の如何に関わらずデータをデータ受信ラッチ105に取り込めるのは信号117(c)に示された期間のみとなる。ここでT201からT206について次式が成立する。

6

[0012]

【数1】

T201- (T206-T205) =T203+T204…… (数1)

【0013】一方、データ受信ラッチ105が正常動作 20%め次式が成立する。 するためにはラッチの回路性能から決まるセットアップ 【0014】 時間TS及びホールド時間THを確保する必要があるた※ 【数2】 T203≥TS (TS:セットアップ時間)(数2)

[0015]

★ ★【数3】

T204≥TH (TH:ホールド時間)(数3)

【0016】(数1)、(数2)、(数3)に加え遅延 回路801の動作マージンTM(このマージンは遅延回 路801の実際の遅延時間の設計値からのずれ、クロッ☆ ☆クスキュー等を含む)を考慮すると次式が成立する。

[0017]

【数4】

T 2 0 1 − (T 2 0 6 − T 2 0 5) ≥ T S + T H + T M (数4) (T M : 動作マージン)

【0018】ここでTS、TH、TMは回路特性等によ り決まる値であり、また(T206-T205)はデー 夕送信ラッチ104-105データ受信ラッチ間の伝播 遅延時間ばらつきの値であるため削減には限界があり、 (数4)が満足されていない場合はT201を増加させ る必要があるが、これは装置の性能を招くこととなる。 【0019】これに対し図1に示した本発明の実施例で はデータ転送線路103の伝播遅延時間のばらつき及び 変動が生じても常にデータ受信ラッチ105のクロック タイミングが最適位置となる様に制御する。図4は図1 40 の動作波形の一例を示したものであり、T1001はデ ータ受信ラッチ105のセットアップ時間、T1002 はデータ受信ラッチ105のホールド時間、118(a) は117(a)の信号をラッチする際のクロック信号、1 18(b)は117(a)の信号をラッチする際のクロック信 号、T1003は出力端子119のクロック信号とクロ ック信号118(a)の位相差、T1004は出力端子1 19のクロック信号とクロック信号118(b)の位相差 である。本発明はデータ転送線路103の遅延時間がT 205からT206まで変化するのに対応して、出力端◆50

◆子119のクロック信号とクロック入力端子118のクロック信号の位相差をT1003からT1004まで変えて追従することによりデータ受信ラッチ105が常に最適なタイミングで入力信号のサンプリングを行うことを可能にするものである。まず、この様にサンプリングのタイミングを最適化することの効果について述べる。【0020】図3でT201、T1001、T1002について次の式が成立する。

[0021]

【数5】

T201=T1001+T1002.....(数5)

【0022】また、データ受信ラッチ105が正常動作するためにはTS及びTHを確保する必要があるため次式が成立する。

【0023】 【数6】 T1001≥TS………(数8) 【0024】

【数7】 T1002≥TH.....(数7)

【0025】以上に加え、動作マージンTMを考慮する と次式が成立する。

[0026]

【数8】

【0027】(数4)と(数8)を比較するとTS、T H、TMが等しい場合には後者は前者に対し(T206 -T205)だけT201を削減出来、データ転送のス ループット向上が可能となる。また両者でT201を等 しくした場合には後者は前者に対し動作マージンTMを 大きく設定出来るので、動作の安定性の向上、歩留り向 上等を図ることが出来る。次に、図1に示した本発明の 実施例に於てサンプリングのタイミングを伝播遅延時間 のばらつきに追従させる際の動作について説明する。

【0028】先に述べたように伝播遅延時間のばらつき の要因は(1)部品の性能ばらつきに起因する装置毎のば らつき、(2)個々の装置が動作中にLSI内の温度、周囲温 度や電源電圧等が変動することに起因する遅延時間の変 化 の2種に分類することが出来る.

【0029】まず前者の要因に対する動作の説明を図1 及び同図の動作波形の例を示す図5を用いて行う。制御 部109の指示によりセレクタ111は調整信号発生部 112を選択する。調整信号発生部112の信号は出力 端子121を通りデータ出力ラッチ104に入力され出 力端子116、出力バッファ回路114、データ転送線 路103、入力バッファ回路115、入力端子117を 通ってデータ受信ラッチ105でサンプリングされる。 サンプリングされた信号は従来例と同様にデータ受信部 113に届き更にタイミング誤差検出部106にも入力 される。タイミング誤差検出部106でサンプリングの 30 タイミングの最適点からの誤差を検出し、その結果は誤 差検出信号123としてクロック生成部107に入力さ れる、クロック生成部107では基準クロック発生部1 08からの信号を元にデータ受信ラッチ105のクロッ ク信号を発生しているが、このタイミングを誤差検出信 号123に依り修正することによりデータ受信ラッチ1 05のサンプリングのタイミングを最適点に設定する。 ここで重要なことはタイミング誤差検出部106の入力 として、実際のデータをサンプリングするデータ受信ラ ッチ105の出力を用いていることであり、これにより 40 タイミングを正確に設定することが可能となる。 図5で は上記動作中の波形の例が示されており、T301はセ ットアップ時間、T302はホールド時間、T303、 T304、T305は出力端子119のクロック信号と クロック入力端子118のクロック信号の位相差であ る. なお同図中で(a)、(b)は図4中の(a)、(b)に対応す

【0030】この実施例では調整信号発生部112の出 カ信号をクロック周期T201と同じ周期で反転させ、

を出力させる。この状態でデータ受信ラッチ105でラ ッチしながらクロック生成部107の遅延時間を変化さ せ、クロック毎に反転するデータがサンプリングされれ ばタイミングが最適点に設定されたことになる。 ただし ここでT304がT201より長いため出力端子119 のクロック信号と入力端子117の信号の位相差として T304ではなく誤ってT305が設定されてしまう可 能性があるが、これを防止する必要がある場合は例えば

【0031】図6に於てT401は112の出力信号周 期、402、403は出力端子120で抑制された信号 波形である。図6の実施例では基準クロック発生部10 8に於て402、403を抑制した信号を出力端子12 0に送出する一方出力端子119にはこの様な抑制を行 わないことにより両者に異なるクロック信号を送出し、 更に周期T401はT304より長く設定する。この状 態でラッチ105でハイレベルをサンプリングするよう にT304を設定することによりクロック生成部107 の設定が完了する.

図6に示す様な方法を採ればよい。

【0032】次に装置動作中の遅延時間変化に対して追 従動作を行うための本発明の実施例について説明する. 図7は図1中のタイミング誤差検出部106及びクロッ ク生成部107の構成の一例を示したものであり、50 1、502は誤差検出用ラッチ、503、504、50 5は同期化回路、506、507はEOR (排他的論理 和)回路、508は誤差判定回路、509は102内の クロック源、510は可変遅延回路、511、512は 遅延回路、513、514はそれぞれEOR回路506 及び507の出力端子、515、516はそれぞれ誤差 検出用ラッチ501及び502のクロック入力端子であ

【0033】図7の実施例に於て遅延回路511、51 2の伝播遅延時間は固定されているが、可変遅延回路5 10の遅延時間は誤差検出信号123に従って可変であ る。クロック生成部107の構成からデータ受信ラッチ 105、誤差検出用ラッチ501、502の各ラッチの クロックは常にクロック入力端子515、118、51 6の順に立ち上がる。

【0034】図8はこれらのクロック信号と入力端子1 17の信号と入力端子の時間的な関係とEOR回路50 6、507の出力との関係を示したものである。まず可 変遅延回路510の遅延時間の設定が適正である場合は 誤差検出用ラッチ501、データ受信ラッチ105、誤 差検出用ラッチ502のいずれの出力もハイレベル (H)となるのでEOR回路506と507の出力はい ずれもローレベル(L)となる。次に可変遅延回路51 0の遅延時間が不足である場合は誤差検出用ラッチ50 1の出力がし、データ受信ラッチ105と誤差検出用ラ ッチ502の出力がHとなりEOR回路506の出力は これにより出力信号116にT201毎に反転する信号 50 H、EOR回路507の出力はLとなるので、この結果

から可変遅延回路510の遅延時間を増加させることに より遅延時間を適正な値に修正することが可能である。 逆に可変遅延回路510の遅延時間が過大である場合は EOR回路506の出力はし、EOR回路507の出力 はHとなるので、この結果から可変遅延回路510の遅 延時間を減少させることにより遅延時間を適正な値に修 正することが可能である。なお、図8の例でクロック入 力端子515と516の位相差は入力端子117のパル ス幅(T301とT302の合計)より小さく設定され ており、またクロック入力端子515と118の位相差 10 データ受信はラッチ105のセットアップ時間TSより 大きく設定されており、更にクロック入力端子118と 516の位相差はデータ受信ラッチ105のホールド時 間THより大きく設定されているものとする。なお、こ の実施例で重要なことは実際にデータをサンプリングす るデータ受信ラッチ105の出力が誤差検出に使われて いることであり、これにより追従動作を正確に行うこと が可能となる。また図7中の同期化回路503、50 4、505はデータ受信ラッチ105、誤差検出用ラッ チ501、502の出力をクロック源509のクロック に従って同期化を行うことによりラッチのメタステーブ ル動作に起因する誤動作を防止し、誤差判定回路508 の動作を安定させるために挿入されているものであり、 本発明を実施するに当たって必須のものではなく、例え ば誤差判定回路508の時定数を適当に設定する等の方 法を採ることによりこれらの同期化回路を省くことが可 能である。

【0035】先に述べたように遅延時間のばらつきの要 因には、(1)装置毎のばらつき、(2)動作中の動作環境変 動による遅延時間変化、の2種がある。本発明では前者 30 に対しては装置の動作開始時に特定のデータを転送し、 それを用いてクロックのタイミングを修正する。また後 者に対しては通常動作時にクロックタイミングの最適位 置からのずれを検出し、修正する。この様に本発明では 2種の動作モードがあり、それぞれ次の様な特質があ

【0036】(1)前者ではばらつきの範囲が大きく、ま た装置の動作開始時に行うのでタイミング修正を短時間 で完了する必要がある。このため誤差検出結果に基づく フィードバックループの時定数を短く設定することが望 40 ましい.

【0037】(2)後者では通常動作時に行うため誤動作 を避ける必要があるが、一方ばらつきの要因が温度、電 圧等の変化であるので変動は時間的にゆるやかである。 このため上記時定数を長く設定することが望ましい。

【0038】この2種の条件を満足するため誤差判定回 路508の時定数を可変とした実施例を図9に示す。図 9で901はアップダウンカウンタ、902は比較器、 903は制御部、904はセレクタであり、アップダウ ンカウンタ901にはEOR回路506、507の出力 50 を書き込む。次にアドレス生成部610で1番地のアド

10

端子513、514が接続されタイミング誤差検出結果 に応じてアップカウント又はダウンカウントされる。ア ップダウンカウンタ901の出力とセレクタ904の出 力を比較器902で比較し、前者の絶対値が後者を越え た場合は、その旨を誤差検出信号123に出力し、これ を用いてタイミングの修正を行う構成となっており、セ レクタ904の出力の値を変化させることにより誤差判 定回路の時定数を変更出来る。 図9を誤差判定回路に用 いた本発明の実施例では、まず動作開始時に制御部90 3の制御によりアップダウンカウンタ901をリセット し、セレクタ904で「起動時の閾値」を選択する。比 較器902ではアツアダウンカウンタ901の出力を 「起動時の閾値」と比較し、その結果を誤差検出信号1 23に出力する。一方通常動作時にはセレクタ904で 「通常動作時の閾値」を選択し、比較器902に入力す る。これにより起動時、通常時それぞれに対し最適な時 定数を独立に設定可能となる.

【0039】以上の実施例ではLSI間のデータ転送に本 発明を適用したが、図10はメモリLSIを外付けしたプ ロセッサLSIに本発明を適用した例であり、601はプ ロセッサLSI、603はメモリLSI、604はアドレス出 カラッチ、605はデータ入力ラッチ、606はタイミ ング誤差検出部、607はクロック生成部、608は基 準クロック発生部、609は制御部、610はアドレズ 生成部、613はデータ受信部、614はアドレス出力 バッファ回路、615はデータ入力バッファ回路であ る。なお、この実施例ではメモリの書込動作に関する部 分は省略されている. 同実施例でメモリを読み出すに は、まずアドレス生成部610で読み出すアドレスを生 成し、それをアドレス出力ラッチ604でラッチしアド レス出力バッファ回路614を介してメモリLSI603 に送る。メモリLSI603ではアドレスに応じてデータ を読みだしデータ入力バッファ回路615を介してデー タ入力ラッチ605で取り込まれ、データ受信部613 に送られる。アドレス出力ラッチ604からデータ入力 ラッチ605までの経路が図1のデータ転送線路103 に相当し、メモリLSI603のアクセス時間がデータ転 送線路103の伝播遅延時間に相当する。また606、 607、608、609がそれぞれ図1の106、10 7、108、109に相当する。

【0040】図10の実施例に於ても本発明の動作は装 置の動作開始時と通常動作時との2種のモードがある。 この内後者は図1、図7の実施例と同様であるが後者に 関しては図1のように調整信号発生部112を用いてデ ータを発生するのは不可能であるため、構成が異なって いる。図10の実施例で装置の動作開始時にタイミング 修正を行う方法の例を示したのが図11である。

【0041】図11の実施例ではまずアドレス生成部6 10で0番地のアドレスを生成し0番地にデータ'0'

レスを生成しデータ'1'を書き込む。その後、0番地 と1番地を交互にアドレス生成部610で生成してメモ リLSI 6 0 3 を読み出すことにより 1 サイクルごとに反 転するデータがデータ入力ラッチ605に入力されるの で、図5の実施例に相当する動作を実現出来、これを用 いてタイミングの修正を行うことが出来る。なお一般に 計算機に於ては動作開始時にメモリチェックを行うた め、図11に示した方法を用いても新たに必要となるソ フトウェア、ハードウェアは少なく、実施に当たって障 害とはならない。

【0042】以上、述べた様に本発明の実施例では、 (1)装置毎のばらつき、(2)装置の動作中の変動、の両方 の要因による遅延時間のばらつきに対応出来る。また、 クロックタイミングの最適位置からのずれをデータのサ ンプリングに用いるラッチそのものの出力から検出出来 るので、高精度な対応が可能となっている。

【0043】なお、上記実施例の説明でラッチはエッジ トリガ型のものを用いたが、レベルセンス型のラッチで データをサンプリングする構成のLSIに対してもその効 果を失わずに本発明を適用することが出来るのは明らか 20 である。

[0044]

【発明の効果】本発明によれば、(1)装置毎のばらつ き、(2)装置の動作中の変動、の両方の要因による遅延 時間のばらつきに対応してラッチのクロックを修正し、 タイミングを最適位置に設定出来るという効果がある。 また、クロックタイミングの最適位置からのずれをデー タのサンプリングに用いるラッチそのものの出力から検 出出来るので、高精度な修正が可能という効果がある。 整化、マージン削減による高速化という効果がある。

【図面の簡単な説明】

- 【図1】本発明の一実施例を示す図。
- 【図2】従来例を示す図。
- 【図3】従来例の波形を示す図。
- 【図4】本発明の実施例の波形を示す図。
- 【図5】本発明の実施例の波形示す図。
- 【図6】本発明の実施例を示す図。
- 【図7】図1中の一部分の構成例を示す図。

12

【図8】クロック信号と入力端子の信号との時間的な関 係とEOR回路、出力との関係を示す図。


【図9】図1中の一部分の構成例を示す図。


【図10】本発明の別の実施例を示す図。


【図11】本発明を実施するためのフローチャートの例 を示す図.

【符号の説明】

101…データ送信チップ、102…データ受信チッ プ、103…データ転送線路、104…データ出力ラッ 10 チ、105…データ受信ラッチ、106…タイミング誤 差検出部、107…クロック生成部、108…基準クロ ック発生部、109…制御部、110…データ送信部、 111…セレクタ、112…調整信号発生部、113… データ受信部、114…出力バッファ回路、115…入 カバッファ回路、116…出力端子、117…入力端 子、118…クロック入力端子、119…出力端子、1 20…出力端子、121…出力端子、122…出力端 子、123…誤差検出信号、T201…クロック周期、 T202…伝播遅延時間、T203…セットアップ時 間、T204…ホールド時間、T301…セットアップ 時間、T302…ホールド時間、T303、T304、 T305…位相差、T401…出力信号周期、402、 403…抑制された信号波形、501、502…誤差検 出用ラッチ、503、504、505…同期化回路、5 06、507…排他的論理和回路、508…誤差判定回 路、509…クロック源、510…可変遅延回路、51 1、512…遅延回路、513、514…出力端子、5 15、516…クロック入力端子、601…プロセッサ LSI、603…メモリLSI、604…アドレス出力ラッ 更にこれらの効果から製品の歩留り向上、製造時の無調 30 チ、605…データ入力ラッチ、606…タイミング誤 差検出部、607…クロック精製部、608…基準クロ ック発生部、609…制御部、610…アドレス生成 部、613…データ受信部、614…アドレス出力バッ ファ回路、615…データ入力バッファ回路、801… 遅延回路、901…アップダウンカウンタ、902…比 較器、903…制御部、904…セレクタ、T1001 …セットアップ時間、T1002…ホールド時間、T1 003、T1004…位相差。









【図7】


図 7



【図8】

⊠ 8





【図10】

図 10

